О РА, РЕТКА/ I РАЗГОВАРИВАЙ РАССКАЖИ, ЧТО I ОО МНОЙ КАК ТЕ&Я ЗАВОПИТ? I ПОЛНЫЙ ИР И ОТ/ всирэв — э / it-юмор :: geek (Прикольные гаджеты. Научный, инженерный и айтишный юмор)
Подробнее
О РА, РЕТКА/ I РАЗГОВАРИВАЙ РАССКАЖИ, ЧТО I ОО МНОЙ КАК ТЕ&Я ЗАВОПИТ? I ПОЛНЫЙ ИР И ОТ/
всирэв — это
ЛУЧШАЯ /РЕ.
О РА, Я ВОЯ ГОРЮ/
it-юмор,geek,Прикольные гаджеты. Научный, инженерный и айтишный юмор
Quartus ещё лучше - проект компилируется несколько часов, при этом в 2018 году не умеет использовать более одного ядра проца, весит 10 гигов, стоит олимпиард баксов, всегда падает по любому чиху, тех поддержка интела тебя игнорирует как заядлый садист-молчун.
О да, я весь горю!
только мазахизм и только Verilog 20 летней давности потому что круче садизма интела только садизм ASIC мейкеров которые до сих пор в каменном веке живут.
А, я думал плисы. Просто плисы можно с грехом пополам прогать на OpenCL, и вот компиляция OpenCL для плисов занимает тоже дохуя времени, даже более дохуя, чем Verilog'а. Простейшие примеры часа по 4 компиляются.
не ну можно на чём угодно если ты как аппл заказ размещаешь, вон на нейродвижок что лица распознаёт говорят в мат среде сделали и заказали вместе с переписыванием под старый верилог за почти миллиард. Но для стартапа это нереал, но вот заказать свою плис или асик в будущем явно светит - поэтому хоть и пишу на фпга но цель ASIC, поэтому только жесть, только мазахизм.
если небольшая и есть время то да, есть варианты когда большой кристал заказывают в складчину с разрезкой на мелкие, и прочие варианты.
Но для норм стартапа, для того у которого залоговый капитал свыше 10 миллионов йен на сотрудника. (я хз как перевести нормально, местный термин)
В инсте на классе по дизайну процессоров нас учили тестить верилоговские модули через симуляторы типа modelsim. Это глючная и дико неудобная параша, но она быстрая, в отличие от злоебучего квартуса. Там довольно удобно автоматизированные тесты делать. А для собственно написания самого верилога наверняка можно скачать плагин для какого-нибудь VSCode (встроенные в Modelsim и Quartus недо-IDE - нечто невероятно убогое). Конечно, когда тестишь цельную схему, которая делает сложные вещи типа работы с графикой, симуляция не спасает... Но ты, наверное, это все и так знаешь.
Кстати, а почему ты пишишь на старом верилоге? Почему не на SystemVerilog? Там же куча дополнительных удобств и прибамбасов!
Вообще у меня такое ощущение, что софт для разработки цифровых схем пишется поехавшими людьми. Помню, нам на одном из вводных классов по компьютерной архитектуре выдали квартус версии эдак 9-ой, чтобы дома готовиться к лабам (которые проходили на компах с тем же квартусом той же версии, подрубленным к учебным FPGA-шниым доскам DE2 с циклоном 5-ым). Так вот, эта хрень у меня на компе тупо не шла, при компиляции крашилась. Достал дизассемблер, выяснилось, что они использовали QueryPerformanceCounter и QueryPerformanceFrequency, чтобы замерять время компиляции в микросекундах (зачем - хуй знает). В чем была проблема? Вместо того, чтобы сделать perfcount *= 1000000; perfcount /= freq, эти психи зачем-то делали менее точное freq /= 1000000; perfcount /= freq, а у меня на компе выдавался почему-то freq
...меньше 1000, и получалось деление на 0. Вот такие дела. Еще, помню, у квартуса часто были веселые информационные окошки, которые ни свернуть, ни подвинуть, ни ресайзнуть, а все кнопки уезжали за пределы экрана, потому что окошко было значительно выше экрана! До сих пор диву даюсь...
Ну, если современем он осознает, что HTML - это не самый лучший язык программирования, что есть еще CSS, то тогда как раз-таки идиот. СД - это если он всегда так думать будет.
А чего это язык, если не программирования? Это такой же конкретный язык как и другие языки разметки как xml или json, которые просто могут интерпретироваться.
Язык разметки !== язык программирования. Язык данных (xml, json) тоже. Да и японский с php некорректно сравнивать. А ещё есть язык жестов. Ну ты понял, да? )
ША у5 ПИТОН
^ А
Это долбанный остров, а Довольно быстрый,так острова обычно как ему приходится
медленные. ловить добычу, чтобы
Он едва движется. выжить.
" ГЮПМЗРП п МТС лкипгткг
_ 11гишьид ,И 1 сЛЬгИЛ1 ь у
Производит сахарный тростник, чай, кофе и .1ауа-разработчиков. Всё, что они умеют - эт
О да, я весь горю!
Но для норм стартапа, для того у которого залоговый капитал свыше 10 миллионов йен на сотрудника. (я хз как перевести нормально, местный термин)
такое вот (из raw в bmp формат с шумодавом и прочими первичными фильтрами)
минут за 5 всего (20к LE и 25k регистров, 1200кбит памяти без умножителей дсп).
Кстати, а почему ты пишишь на старом верилоге? Почему не на SystemVerilog? Там же куча дополнительных удобств и прибамбасов!
да и при должном желании мазохизма даже блокнота не нужно, достаточно консоли ;)